Celoxica DK Design Suite V4.0 硬體開發工具 英文精簡版

Celoxica DK Design Suite V4.0 硬體開發工具 英文精簡版 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
HoneRiSO Rip 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
軟體名稱: Celoxica DK Design Suite V4.0 
語系版本: 英文精簡版 
光碟片數: 單片裝 
保護種類: 授權檔 
破解說明: 見最底下 
系統支援: Windows 2000/XP 
硬體需求: PC 
軟體類型: 硬體開發工具 
更新日期: 2005.08.25 
軟體發行: Celoxica(Z.WT) 
官方網站: http://www.celoxica.com/products/dk/default.asp 
中文網站: http://www.avant.com.tw/chinese/dk1.htm 
軟體簡介: (以官方網站為準) 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
Celoxica DK Design Suite 提供以 ANSI-C 為基礎的 Handel-C語言為基礎的高階 
設計方法，可在硬體中快速設計和實現復雜的運算法，除了先進的合成及時序評估 
工具外， DK 的區域和延遲分析也可為快速最佳化提供佈局前的早期時序和區域評 
估。 
 
該設計工具除了能輸出特定FPGA平台EDIF格式外(包含Xilinx,Altera,Actel大部分 
的晶片)，它能輸出結構化的 Verilog和VHDL，並保留 Handel-C原始碼的層次性， 
因此使用者能利用傳統的模擬工具來除錯 Verilog 或VHDL 輸出。HDL 輸出能用於 
FPGA/可程式平台，也可用於ASIC工具流程。Celoxica DK 將 C語言設計到 FPGA的 
流程和方法最佳化，可讓軟體工程師、硬體設計者及系統架構設計師維持高性能的 
FPGA方案，並同時加速高可靠性、高速通訊的設計，以及從概念到實現的ASIC替代 
方案。 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
 
站長安裝測試環境與安裝說明: 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
‧測試環境 Windows 2000 Service Pack 4 繁體中文版、P4-2.8G 中央處理器、 
  256Mb 記憶體、NTFS 格式 80.0Gb 硬碟。 
 
‧使用 Autorun.exe 安裝，安裝完成後執行 DK Design Suite 主程式，出現註冊 
  視窗時，選擇 License File，然後匯入由光碟 授權檔 資料夾裡 Keygen.exe 
  產生的 License.lic 授權檔(Keygen.exe 須先複製到硬碟裡執行) 
 

-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=